삼성 파운드리, HBM·패키징 턴키 공급하는 AI 솔루션 첫성과...TSMC와 격차 좁힌다

삼성전자가 인공지능(AI) 반도체 팹리스(설계기업)와 빅테크를 고객으로 유치함으로써 파운드리(위탁생산) 사업 매출·영업이익을 확대하고 대만 TSMC와 점유율 격차를 좁힌다는 전략을 제시했다.
이러한 AI칩 중심의 성장전략을 힘있게 추진하기 위해 실리콘 포토닉스(광자신호) 등 신기술을 적극 채용하고 국내외 반도체 디자인하우스와 파트너십을 한층 강화한다는 방침이다.
삼성전자는 9일 서울 강남구 삼성동 코엑스에서 삼성파운드리포럼·세이프포럼 2024를 개최하고 이러한 내용을 담은 파운드리 성장전략을 공개했다.
이날 행사에는 국내외 반도체 관계자 1000여 명이 참석해 삼성전자 파운드리 미래 계획에 대해 들었다.
올해 삼성파운드리포럼 행사 주제는 'AI 혁명에 힘을 싣는다(Empowering the AI Revolution)'다.
생성 AI 확산으로 엔비디아 AI칩 수요가 폭증하는 가운데 엔비디아 대안으로 주목받는 국내외 AI칩 팹리스와 자체 AI칩 개발에 나선 빅테크를 고객사로 확보하겠다는 뜻을 담은 것으로 풀이된다.
대만 시장조사업체 트렌드포스에 따르면 지난해 4분기 삼성전자 파운드리 시장 점유율은 11.3%로, TSMC(61.2%)와 격차가 큰 상황이다.
이에 주로 최신 모바일칩(AP)을 위탁생산하던 기존 전략을 수정해 AI칩 위탁생산 비율을 확대함으로써 TSMC와 격차를 좁힌다는 계획을 세웠다.
이날 행사 키노트에서 최시영 삼성전자 DS(반도체)부문 파운드리 사업부장(사장)은 "삼성전자는 선단 공정, 반도체 IP(설계블록), HBM(고대역폭 메모리) D램, 실리콘 인터포저(중간기판)를 포함한 첨단 패키징(이종 반도체 결합) 등을 턴키(일괄 생산)로 제공하는 전 세계 유일한 기업"이라고 강조했다.
D램과 파운드리를 결합한 삼성전자만의 서비스에는 '삼성 AI 솔루션'이라는 이름을 붙였다.
삼성전자는 우선 고사양 AI 반도체에 적합한 저전력·고성능 칩을 구현하기 위한 GAA(게이트올어라운드) 공정과 2.5D 첨단 패키징 기술 경쟁력을 바탕으로 3㎚(나노미터) 이하 선단 공정 고객을 확대할 방침이다.
 
마르코 키사리 삼성전자 파운드리 미국사업담당(부사장)은 8일(현지시간) 북미 최대 반도체 전시회인 '세미콘웨스트 2024' 행사에 참석해 AI 시대 반도체 업계 당면 과제와 삼성 AI 솔루션의 강점에 대해 발표했는데, 여기에 많은 글로벌 AI칩 팹리스가 관심을 두고 삼성전자와 위탁생산 관련 논의를 시작한 것으로 알려졌다.
실제로 관련 성과도 하나둘 나오고 있다.
삼성전자는 이날 일본 AI칩 팹리스 '프리퍼드 네트웍스'의 신형 AI칩을 2㎚(SF2) 공정에서 양산하고, 2.5D 첨단 패키징(I-Cube S)으로 D램과 결합하기로 했다고 발표했다.
 
프리퍼드 네트웍스는 생성 AI 추론(실행)에 특화한 AI칩을 만드는 기업이다.
주니치로 마키노 프리퍼드 네트웍스 최고기술책임자(CTO)는 "프리퍼드 네트웍스는 삼성전자와 협업하는 것을 미래 선도기술 생태계 구축 차원에서 매우 중요하게 생각하고 있다"며 "AI 시대 반도체 칩에 요구되는 성능과 효율을 제공하기 위한 혁신을 이어갈 것"이라고 말했다.
I-Cube S는 웨이퍼에서 잘라낸 칩을 실리콘 인터포저 위에 나란히 배치해 하나의 패키지 내에서 복수의 칩을 동작하도록 함으로써 데이터 전송 속도를 높이고 반도체 크기는 줄이는 기술이다.
TSMC의 첨단 패키징 ‘CoWoS(칩 온 웨이퍼 온 서브스트레이트)’를 추격하기 위한 삼성전자 AVP(첨단패키지)사업팀의 비밀병기다.
실리콘 포토닉스 등 신기술을 적극 도입함으로써 AI칩 데이터 병목현상도 최소화할 계획이다.
최 사장은 "반도체에 기존 구리 배선 대신 실리콘 포토닉스를 적용하면 데이터센터와 같은 대규모 IT 인프라에서 고속 데이터 전송 시 데이터 손실(병목현상)을 줄이고 칩의 발열 문제를 해소할 수 있을 것"이라며 "(실리콘 포토닉스가) AI 혁명의 핵심 기술로 떠오르는 만큼 조기 상용화를 위해 최선을 다할 것"이라고 설명했다.
마지막으로 최 사장은 "삼성전자 파운드리는 3㎚ 2세대 공정을 예정대로 올해 양산하기 시작했고 이 경험을 토대로 에너지 효율 문제를 해결할 수 있는 가장 효과적인 방법을 개발했다"며 "올해 2㎚ 공정 도입을 시작하고 2027년에는 '후면전력공급(BSPDN)' 기술을 적용한 차세대 2㎚ 공정(SF2Z)을 차질 없이 도입하면서 반도체 면적 개선에도 속도를 낼 것"이라고 말했다.